This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-256039

(43) Date of publication of application: 01.10.1996

(51)Int.CI.

H03H 11/46 H03D 7/14 H03F 3/45 H03G 3/10

(21)Application number: 07-

(71)Applicant: HITACHI LTD

057474

(22)Date of filing:

16.03.1995 (72)Inventor: ICHIKAWA KATSUHIDE


NAGASHIMA TOSHIO

(54) VARIABLE RESISTOR CIRCUIT, GAIN CONTROL AMPLIFIER CIRCUIT AND FREQUENCY CONVERTING CIRCUIT

(57)Abstract:

PURPOSE: To reduce the degradation of distortion characteristics at the time of gain control in the gain control amplifier circuit and the frequency converting circuit.

CONSTITUTION: In a differential amplifier circuit using field effect transistors 106 and 107 for control, the sources of two field effect transistors 113 and 114 for gain control to be inserted between the sources of transistors 106 and 107 are connected in common and a voltage terminal 116 is connected through a resistor 115 to the common connection point. By letting a DC current flow through the transistors 113 and



114 for gain control, the resistance value of a channel resistor between the drain and the source is stably changed to improve distortion characteristics.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Şearching PAJ 2/2 ページ

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-256039

(43)公開日 平成8年(1996)10月1日

(F1) 1 . (F1 5	all miles to	ada da sida vertaria ETA	.			1.1.49m.da han	
(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ			技術表示箇所	
H03H 11/46		8731 — 5 J	H03H 1	1/46	·	В	
H03D 7/14			H03D	7/14 C			
H03F 3/45	•		H03F	3/45 Z			
H 0 3 G 3/10			H03G	3/10 B		В	
			審査請求	未蘭求	請求項の数4	OL (全 7 頁)	
(21)出願番号	特願平7-57474		(71) 出願人	000005108			
			株式会		会社日立製作所		
(22)出願日	平成7年(1995)3月16日			東京都	千代田区神田駿河	可台四丁目 6番地	
			(72)発明者	市川勝英			
				神奈川リ	具横浜市戸塚区	古田町292番地 株	
		l		式会社	社日立製作所映像メディア研究所内		
			(72)発明者	長嶋 剱	敦夫		
						古田町292番地 株	
						メディア研究所内	
			(74) 代理人		高田 幸彦	7 1 7 017 2711 3	
			(12)	71 -35-34	HULL TE		
			1				


(54) 【発明の名称】 可変抵抗回路及び利得制御増幅回路及び周波数変換回路

(57)【要約】

【目的】 利得制御増幅回路及び周波数変換回路において利得制御時の歪特性の劣化を少なくする。

【構成】 増幅用電界効果トランジスタ106,107を用いた差動増幅回路において、トランジスタ106,107のソース間に挿入する2つの利得制御用電界効果トランジスタ113,114のソースを共通に接続すると共に該共通接続点に抵抗器115を介し電圧端子116を接続する。利得制御用トランジスタ113,114に直流電流を流すことでドレイン・ソース間のチャネル抵抗の抵抗値が安定に変化し、歪特性が改善される。

図 1



【特許請求の範囲】

【請求項1】第1の電界効果トランジスタのソースと第2の電界効果トランジスタのソースを共通に接続すると共にそれぞれのゲートを抵抗器を介して第1の電位点に接続し、該第1の電位点の電圧を変えることにより前記第1の電界効果トランジスタのドレインと第2の電界効果トランジスタのドレイン間の抵抗値を変える可変抵抗回路において、

前記第1の電界効果トランジスタのソースと第2の電界

効果トランジスタのソースの接続点を抵抗器を介して第 10 2の電位点に接続したことを特徴とする可変抵抗回路。 【請求項2】等価電流源を共用する1組のトランジスタとそれぞれの負荷抵抗器を有する差動型増幅回路における前記負荷抵抗器とトランジスタとの接続部間に、第1の電界効果トランジスタのソースと第2の電界効果トランジスタのソースを共通に接続すると共にそれぞれのゲートを抵抗器を介して第1の電位点に接続し、前記第1

の電位点の電圧を変えることにより前記第1の電界効果トランジスタのドレインと第2の電界効果トランジスタのドレイン間の抵抗値を変える可変抵抗回路を接続し、前記第2の電位点の電圧を変えることにより利得制御を行うようにしたことを特徴とする利得制御増幅回路。

【請求項3】ソースを共通に接続した第1及び第2の電 界効果トランジスタと前記ソースの共通接続点に第3の 電界効果トランジスタのドレインを接続した差動回路 と、ソースを共通に接続した第4及び第5の電界効果ト ランジスタと前記ソースの共通接続点に第6の電界効果 トランジスタのドレインを接続した差動回路の、前記第 3の電界効果トランジスタのソースに第1の電流源を接 続し、第6の電界効果トランジスタのソースに第2の電 30 流源を接続し、第1の電界効果トランジスタのゲートと 第4の電界効果トランジスタのゲートを共通に接続して 第1の局部発振周波の入力端とし、第2の電界効果トラ ンジスタのゲートと第3の電界効果トランジスタのゲー トを共通に接続して第2の局部発振周波の入力端とし、 第1の電界効果トランジスタのドレインと第3の電界効 果トランジスタのドレインを接続して第1の中間周波出 力端子とし、第2の電界効果トランジスタのドレインと 第4の電界効果トランジスタのドレインを接続して第2 の中間周波出力端子とし、第5の電界効果トランジスタ 40 のゲートを第1のRF周波の入力端とし、第6の電界効 果トランジスタのゲートを第2のRF周波の入力端子と し、第5の電界効果トランジスタと第6の電界効果トラ ンジスタのソース間に可変抵抗器を接続し、前記可変抵 抗器により変換利得が制御可能なダブルバランス型周波 数変換回路において、前記可変抵抗器に請求項1に記載 した可変抵抗回路を用いたことを特徴とする周波数変換 回路。

【請求項4】第1の電界効果トランジスタのドレインに 負荷抵抗器を接続し、ソースに電流源を接続すると共 に、前記第1の電界効果トランジスタのソースに第2の電界効果トランジスタのドレインを接続すると共に、ソースを容量を介して高周波接地したソース接地増幅回路を構成し、前記第2の電界効果トランジスタのゲートに抵抗器を介して電圧を印加することにより利得制御を行う利得制御増幅回路において、前記第1の電界効果トランジスタのソースと前記容量の接続点に抵抗を介して電位端子を接続したことを特徴とする利得制御増幅回路。(発明の詳細な説明)

0 [0001]

【産業上の利用分野】本発明は、衛星放送、衛星通信、セルラ電話などの移動体通信やCATVなどの受信機に用いられる高周波信号処理のための利得制御型差動増幅回路あるいは周波数変換回路ととれらに使用する可変抵抗回路に関する。

[0002]

ととで行っている。

【従来の技術】図4は、従来の利得制御型差動増幅回路の一例を示す回路図であり、401は電源電圧端子、402、403は負荷抵抗器、404、405は出力端20子、406、409は入力端子、407、408はトランジスタ、410は利得制御用の電界効果トランジスタ、411は抵抗器、412は利得制御電圧端子、413、414は電流源トランジスタ、415、416は電流源トランジスタのバラツキ吸収抵抗器である。【0003】この増幅回路は、入力端子406、409間に入力された信号を出力端子404、405間に出力する差動増幅回路であり、利得制御は、電界効果トランジスタ410に抵抗器411を介して接続した制御電圧端子412に印加する電圧の大きさを変えることによ

【0004】図5は、従来の利得制御可能な周波数変換回路の一例を示す回路図であり、501,502は中間周波信号出力端子、503,504,505,506,509,510はトランジスタ、507,508は局部発振信号入力端子、511,512はRF信号入力端子、513は利得制御用トランジスタ、514は抵抗器、515は利得制御電圧端子、516,517は電流源トランジスタ、518,519はバラツキ吸収抵抗器である。

り、電界効果トランジスタ410のドレイン・ソース間

のチャネル抵抗値を変えて増幅回路の帰還量を増減する

【0005】との周波数変換回路は、RF信号入力端子511,512間に入力されたRF信号を局部発振信号入力端子507,508間に入力された局部発振信号により中間周波信号に変換して中間周波信号出力端子501,502間に出力するダブルバランス構成の周波数変換回路である。また、変換利得は、利得制御用トランジスタ513に抵抗器514を介して接続した制御電圧端子515に印加する電圧の大きさを変えることにより、50トランジスタ513のドレイン・ソース間のチャネル抵

抗値を変えて帰還量を増減することで行っている。

【0006】図6は、従来の利得制御型増幅回路の一例を示す回路図であり、601は電源電圧端子、602は 負荷抵抗器、603、613はブリーダ抵抗器、604 は出力端子、605はトランジスタ、606は入力端 子、607は利得制御用トランジスタ、608は抵抗 器、609は高周波接地用コンデンサ、610は利得制 御電圧端子、611は電流源トランジスタ、612はバラツキ吸収トランジスタである。

【0007】この利得制御型増幅回路は、トランジスタ 10 611のソースをトランジスタ607を介してコンデンサ609で高周波接地した構成のソース接地増幅回路であり、利得制御は、制御電圧端子610からトランジスタ607のゲートに印加する電圧の大きさを変えるにより、トランジスタ607のドレイン・ソース間のチャネル抵抗値を変えて増幅回路の帰還量を増減することで行っている。

[0008]

【発明が解決しようとする課題】このように、電界効果トランジスタのドレイン・ソース間のチャネル抵抗値の 20 変化を利用した利得制御および変換利得制御方式では、チャネル抵抗値がゲート電圧に対して非直線的に変化するために、抵抗値が急激に変化する点で歪特性が劣化するという問題があった。

【0009】一例として、図4に示した利得制御型差動 増幅回路の利得減衰量に対する2次歪特性と3次歪特性 のシミュレーション結果を図7に示す。この特性曲線 は、利得制御時に歪特性が急激に劣化する現象を明示し ている。

【0010】本発明の目的は、このような問題点を解決し、利得制御時に歪特性の劣化が少ない増幅回路および 周波数変換回路を提供することにある。

[0011]

【課題を解決するための手段】本発明は、前記目的を達成するために、その1つの特徴は、第1の電界効果トランジスタのソースと第2の電界効果トランジスタのソースを共通に接続すると共にそれぞれのゲートを抵抗器を介して第1の電位点に接続し、該第1の電位点の電圧を変えることにより前記第1の電界効果トランジスタのドレインと第2の電界効果トランジスタのドレイン間の抵付値を変える可変抵抗回路において、前記第1の電界効果トランジスタのソースと第2の電界効果トランジスタのソースと第2の電界効果トランジスタのソースの接続点を抵抗器を介して第2の電位点に接続したことにある。

【0012】本発明の他の特徴は、等価電流源を共用する1組のトランジスタとそれぞれの負荷抵抗器を有する 差跡型増幅回路における前記負荷抵抗器とトランジスタ との接続部間に、第1の電界効果トランジスタのソース と第2の電界効果トランジスタのソースを共通に接続すると共にそれぞれのゲートを抵抗器を介して第1の電位 50 点に接続し、前記第1の電位点の電圧を変えることにより前記第1の電界効果トランジスタのドレインと第2の電界効果トランジスタのドレイン間の抵抗値を変える可変抵抗回路を接続し、前記第2の電位点の電圧を変えることにより利得制御を行うようにしたことにある。

【0013】本発明の更に他の特徴は、ソースを共通に 接続した第1及び第2の電界効果トランジスタと前記ソ ースの共通接続点に第3の電界効果トランジスタのドレ インを接続した差動回路と、ソースを共通に接続した第 4及び第5の電界効果トランジスタと前記ソースの共通 接続点に第6の電界効果トランジスタのドレインを接続 した差動回路の、前記第3の電界効果トランジスタのソ ースに第1の電流源を接続し、第6の電界効果トランジ スタのソースに第2の電流源を接続し、第1の電界効果 トランジスタのゲートと第4の電界効果トランジスタの ゲートを共通に接続して第1の局部発振周波の入力端と し、第2の電界効果トランジスタのゲートと第3の電界 効果トランジスタのゲートを共通に接続して第2の局部 発振周波の入力端とし、第1の電界効果トランジスタの ドレインと第3の電界効果トランジスタのドレインを接 続して第1の中間周波出力端子とし、第2の電界効果ト ランジスタのドレインと第4の電界効果トランジスタの ドレインを接続して第2の中間周波出力端子とし、第5 の電界効果トランジスタのゲートを第1のRF周波の入 力端とし、第6の電界効果トランジスタのゲートを第2 のRF周波の入力端子とし、第5の電界効果トランジス タと第6の電界効果トランジスタのソース間に可変抵抗 器を接続し、前記可変抵抗器により変換利得が制御可能 なダブルバランス型周波数変換回路において、前記可変 抵抗器に請求項1に記載した可変抵抗回路を用いたこと にある。

【0014】本発明の更に他の特徴は、第1の電界効果トランジスタのドレインに負荷抵抗器を接続し、ソースに電流源を接続すると共に、前記第1の電界効果トランジスタのソースに第2の電界効果トランジスタのドレインを接続すると共に、ソースを容量を介して高周波接地したソース接地増幅回路を構成し、前記第2の電界効果トランジスタのゲートに抵抗器を介して電圧を印加することにより利得制御を行う利得制御増幅回路において、前記第1の電界効果トランジスタのソースと前記容量の接続点に抵抗を介して電位端子を接続したことにある。【0015】

【作用】本発明によれば、電界効果トランジスタに直流 電流を流すことによりそのドレイン・ソース間のチャネ ル抵抗の抵抗値が急激に変化する点での歪特性の劣化を 抑えると共に電流値の調整も可能としたことで制御時の 歪特性の劣化が少ない抵抗回路、増幅回路あるいは周波 数変換回路を得ることができる。

[0016]

【実施例】以下、本発明の実施例を図面を参照して説明

する。

【0017】図1は、本発明の第1の実施例を示す回路 図である。図1において、101は電源端子、102, 103は負荷抵抗器、104,105は出力端子、10 6,107は増幅用電界効果トランジスタ(FET)、 108,109は差動信号入力端子、110,111, 115, 117, 118は抵抗器、112はゲートバイ アス端子、113,114は利得制御用電界効果トラン ジスタ(FET)、116は抵抗器115と共に前記利 得制御用電界効果トランジスタ113,114に流す電 10 流を調整するための電圧端子、119は利得制御電圧端 子、120,121は電流源用電界効果トランジスタ (FET)、122、123は前記電流源用電界効果ト ランジスタ120、121のパラツキ吸収用抵抗器であ

【0018】以上の回路素子で構成されるこの増幅回路 は、差動信号入力端子108,109間に入力された信 号を増幅用電界効果トランジスタ106,107により 増幅して出力端子104,105から出力電圧を取り出 すことができる差動型増幅回路であり、利得制御電圧端 子119に印加する電圧により利得制御用電界効果トラ ンジスタ113, 114のドレイン・ソース間のチャネ ル抵抗値を変化させて利得制御を行うものである。

【0019】そして、このように2つの利得制御用電界 効果トランジスタ113,114を用い、それぞれのソ ースを共通に接続すると共にその共通接続点を抵抗器1 15及び電圧端子116を介し接地することにより該利 得制御用電界効果トランジスタ113,114に直流電 流を流して該利得制御用電界効果トランジスタ113, 114のドレイン・ソース間のチャネル抵抗の値が急激 30 に変化する点を避けた動作領域にすることで、歪特性の 劣化を抑えることができ、更に、抵抗器115の抵抗値 を適当に選ぶことにより利得制御時に歪特性の劣化が少 ない増幅回路を得ることができる。

【0020】図2は、本発明の第2の実施例を示す回路 図である。図2において、201は電源端子、202、 203は負荷抵抗器、204,205は中間周波信号出 力端子、206.207,208,209,215,2 16は電界効果トランジスタ、210,211は局部発 振信号入力端子、212, 213, 219, 220, 2 40 24, 226, 227は抵抗器、214, 221はゲー トパイアス端子、217,218はRF信号入力端子、 222,223は利得制御用電界効果トランジスタ、2 25は抵抗器224と共に利得制御用電界効果トランジ スタ222, 223に流す電流を調整するための電圧端 子、228は利得制御電圧端子、229,230は電流 源用電界効果トランジスタ、231,232は電流源用 電界効果トランジスタ229,230のバラツキ吸収用 抵抗器である。

周波数変換回路はダブルバランス構成であり、RF信号 入力端子217,218間に入力したRF信号と局部発 振信号入力端子210、211間に入力された局部発振 信号に基づいて中間周波信号を出力端子204,205 に出力する。また、変換利得制御は、変換利得制御電圧 端子228に印加する電圧により変換利得制御用電界効 果トランジスタ222、223のドレイン・ソース間の チャネル抵抗値を変化させることにより行う。

【0022】そして、このように2つの変換利得制御用 電界効果トランジスタ222、223を用い、それぞれ のソースを共通に接続すると共にその共通接続点を抵抗 器224及び電圧端子225を介して接地することによ り該変換利得制御用電界効果トランジスタ222,22 3に直流電流を流して該変換利得制御用電界効果トラン ジスタ222、223のドレイン・ソース間のチャネル 抵抗の値が急激に変化する点を避けた動作領域にすると とで、歪特性の劣化を抑えることができ、更に、抵抗器 224の抵抗値を適当に選ぶことにより変換利得制御時 に歪特性の劣化が少ない周波数変換回路を得ることがで

【0023】図3は、本発明の第3の実施例を示す回路 図である。図3において、301は電源端子、302は 負荷抵抗器、303は出力端子、304は増幅用電界効 果トランジスタ、305は利得制御用電界効果トランジ スタ、306,309は抵抗器、307は利得制御電圧 端子、308は髙周波接地コンデンサ、310は抵抗器 309と共に前記利得制御用電界効果トランジスタ30 5に流す電流を調整するための電圧端子、311は電流 源用電界効果トランジスタ、312は電流源用電界効果 トランジスタ311のバラツキ吸収用抵抗器、313. 314はブリーダ抵抗器、315は入力端子である。

【0024】以上の回路素子によって構成されるとの利 得制御型ソース接地増幅回路は、利得制御用電界効果ト ランジスタ305のチャネル抵抗により帰還量を可変し て利得制御を行うものであり、抵抗器309及び電圧端 子310を介して構成した接地回路により利得制御用電 界効果トランジスタ305に直流電流を流すことで該利 得制御用電界効果トランジスタ305のドレイン・ソー ス間のチャネル抵抗の値が急激に変化する点を避けた動 作領域にすることで、歪特性の劣化を抑えることがで き、更に抵抗器309の抵抗値を適当に選ぶことにより 利得制御時に歪特性の劣化がない増幅回路を得ることが できる。

【0025】以上のように、本発明になる各実施例は、 利得制御用電界効果トランジスタ113.114.22 2, 223, 305のドレイン・ソース間のチャネル抵 抗を利用した利得制御回路において、該利得制御用電界 効果トランジスタに抵抗器115,224,309を介 して直流電流を流すことにより該変換利得制御用トラン 【0021】以上の回路素子で構成されるとの利得制御 50 ジスタのドレイン・ソース間のチャネル抵抗の抵抗値が

急激に変化する点を避けた動作領域にすることで、歪特 性の劣化を抑えるととができ、利得制御時に歪特性の劣 化が少ない増幅回路を得ることができる。この効果の例 として、図8に図1及び図4の差動型利得制御増幅回路 の制御電圧に対する歪特性を、図9に図2及び図5の利 得制御周波数変換回路の制御電圧に対する歪特性を、図 10に図3及び図6の増幅回路の制御電圧に対する歪特 性のシミュレーション結果を示す。各図の特性におい て、利得制御用電界効果トランジスタに直流電流を流す ことにより歪特性の劣化を抑えることができ、利得制御 10 時に歪特性の劣化が少ない増幅回路あるいは周波数変換 回路が得られることが分かる。

【0026】そして、この電界効果トランジスタと該電 界効果トランジスタに直流電流を流してチャンネル抵抗 値を安定させる基本回路は、可変抵抗回路として各種の 回路網に適用することができる。

[0027]

【発明の効果】以上のように、本発明は、電界効果トラ ンジスタのドレイン・ソース間のチャネル抵抗を利用し た各種の回路構成において、該電界効果トランジスタに 20 ある。 抵抗器を介して直流電流を流すことにより該電界効果ト ランジスタのドレイン・ソース間のチャネル抵抗の抵抗 値が急激に変化する点を避けた領域で動作させるように したので、歪特性の劣化を抑えることができる。

【0028】また、この回路手段を、差動型利得制御増 幅回路の利得制御用の可変抵抗回路に使用し、または、 利得制御周波数変換回路の変換利得制御用の可変抵抗回 路に使用し、あるいは、利得制御型ソース接地増幅回路 の利得制御用の可変抵抗回路に使用することにより、歪 特性の劣化を抑えることができ、利得制御時に歪特性の*30 …抵抗器、116…電圧端子。

* 劣化がない増幅回路あるいは周波数変換回路が得られ る。

【図面の簡単な説明】

【図1】本発明になる差動型利得制御増幅回路の回路図

【図2】本発明になる利得制御周波数変換回路の回路図 である。

【図3】本発明になる利得制御型ソース接地増幅回路の 回路図である。

【図4】従来の差動型利得制御増幅回路の一例を示す回 路図である。

【図5】従来の周波数変換回路の一例を示す回路図であ

【図6】従来の利得制御型ソース接地増幅回路の一例を 示す回路図である。

【図7】従来の差動型利得制御増幅回路の歪特性を示す 図である。

【図8】従来の差動型利得制御増幅回路と本発明になる 差動型利得制御増幅回路の歪特性の違いを示す特性図で

【図9】従来の利得制御周波数変換回路と本発明になる 利得制御周波数変換回路の歪特性の違いを示す特性図で


【図10】従来の利得制御型ソース接地増幅回路と本発 明になる利得制御型ソース接地増幅回路の歪特性の違い を示す特性図である。

【符号の説明】

106,107…増幅用電界効果トランジスタ、11 3, 114…利得制御用電界効果トランジスタ、115


【図2】


图 2



【図1】

図 1





[図10]

图10

